正在阅读:

新思科技朱勇:半导体产业无所谓弯道超车,“小芯片”也需高制造工艺

扫一扫下载界面新闻APP

新思科技朱勇:半导体产业无所谓弯道超车,“小芯片”也需高制造工艺

朱勇认为,对Chiplet不能理解为可以避开制造工艺的挑战,核心的计算die仍然需要先进工艺支撑,本土制造能力还是要跟上。

图片来源:新思科技

记者 | 彭新

近期,处在风口中的Chiplet(小芯片)引发热议,搅动资本和技术领域:A股相关概念股表现强劲,获投资人追捧,而近期新发布的多款国产GPU(图形处理器)芯片,均公开提及使用Chiplet技术。

此外,也有英特尔、AMD、高通、Arm、三星、台积电等半导体产业上下游巨头组成UCIe(Universal Chiplet Interconnect Express)产业联盟,意欲推动Chiplet互联标准规范化、共建开放生态。

对此,EDA软件公司新思科技中国区副总经理朱勇称,从业者要尽快认识到芯片性能的提升不能只依靠芯片制造工艺本身的进步,应理解系统级摩尔(SysMoore)理念。他向界面新闻记者表示,新思科技也已加入UCIe,以推动后者成为小芯片封装互连开放生态系统。

Chiplet即小芯片或芯粒,是芯片制造领域近年备受瞩目的技术路线,通过把不同芯片的能力模块化,利用新的设计、互联、封装等技术,在一个封装的产品中使用来自不同技术、不同制程甚至不同工厂的芯片。业内普遍认为,Chiplet能够大幅提高大型芯片的良率,降低设计的复杂度和设计成本。

2017年,AMD发布第一代霄龙(EPYC)服务器处理器,采用了将4颗裸片封装在一起的Chiplet技术。苹果M1 Ultra亦通过定制封装架构实现了超强性能。8月9日,国内GPU初创企业壁仞科技在上海发布其首款通用GPU芯片BR100,该芯片采用Chiplet技术,通过缩小单个计算芯粒的面积来提升产能与良率。

这些案例向行业证明,Chiplet和异质整合的方式,能够比肩甚至超过SoC(系统级芯片)。朱勇介绍,Chiplet的基本概念十几年前就已出现,随着摩尔定律发展进一步放缓,工艺提升越来越困难,尤其是进入到几纳米的工艺制程后。因此,业界对Chiplet技术寄予厚望,认为小芯片封装集成能够以快速且经济高效的方式提供定制解决方案,有望解决因工艺提升困难而导致的芯片性能成本问题。

“‘小芯片’的‘小’是相对于把所有SoC的功能都集成到一颗超大的裸片(die)而言的。”朱勇指出,用最新工艺设计制造的“小芯片”和前几代工艺的芯片相比,其本身的设计、验证等环节的复杂度和挑战在不断提升。此外,当“小芯片”在硅片层面堆叠时,其带来的系统复杂度又提升了一个维度。

“Chiplet对性能和数据处理有越高的追求,意味着晶体管的密度会越高,芯片愈发复杂和庞大,要求远远超过了目前的工艺节点能够满足的PPA目标和成本。”朱勇强调,在这种场景下采用Chiplet和3DIC技术是上佳选择。

综合考虑成本、性能等多方面因素,朱勇认为,就EDA而言,业界需要提供更全面、更统筹、更融合开放的平台和工作流程,使团队能够相互合作,来应对更为复杂的设计收敛和异构模块的集成、测试和生产等。例如,相比传统电路,目前的电路更大、更复杂,并以更高的频率运行,使电路具有更多寄生效应,需要通过提供更快和更高容量仿真方案来解决。

随着市场对“集成”的要求增高,各种应用不断普及,Chiplet未来有很大的市场空间。市场研究机构Omdia预计,在制造过程中使用Chiplet的新器件全球市场规模将在2024年扩大到58亿美元,比2018年的6.45亿美元增长了9倍。到2035年,其市场规模将进一步达到570亿美元。

朱勇直言,Chiplet前景广阔,但仍面临诸多难题,包括设计和集成、生态系统复杂性、资质和可靠性、标准等。对于3D封装技术,以往不同环节厂家、不同部门工程师之间缺乏协同联动的平台,不同数据格式之间难以拉通;从设计规划、布局、布线到集成,牵涉到不同的工艺、信号、封装等诸多因素。在芯片设计上,需要以系统为出发点,将设计、制造、封测等人员在可协作的平台上有效串联,这是EDA厂商的巨大机遇和挑战。

而要让基于Chiplet的设计方法真正从可用变为好用,需要定义完整的设计流程以及研制配套的设计辅助工具。相关从业人员也要尽快认识到性能的提升不能只依靠芯片制造工艺本身的进步,而是要从整个系统设计的各个环节入手,甚至包括软件层面在芯片设计过程中就要提前考虑,充分利用成熟开发平台和方法学来提升芯片乃至整个系统的性能、可靠和成功率。

有行业人士认为,Chiplet的出现给芯片行业开辟了一片新的天地,后续很可能会出现一种新的商业模式,即通过集成标准芯粒来构建专用芯片的企业。对此,朱勇称,Chiplet对产业格局影响有多种可能,其未来走向的开放性也令人期待,除了提高良率、降低成本、缩短开发周期、扩展SKU等好处,芯片设计公司还能够更专注于其核心竞争力如计算die迭代,还可以通过集成其他厂商通信接口die等形成完整芯片产品。

国内企业正尝试用Chiplet技术追赶先进水平,以芯片3D堆叠、3D封装等方案,在制程相对可能不是最领先的情况下,做出最领先的芯片或系统。因此,处于风口当中的Chiplet技术,正被不少业内人士视为摩尔定律放缓之后,中国半导体企业弯道超车的机会。

但朱勇认为,集成电路是一个需要坚持长期主义的行业,没有所谓的“弯道超车”,技术积累并非短时间能够完成。Chiplet发展需要整个半导体产业链的协同分工,从芯片设计、EDA工具、晶圆制造到封装测试,需要统一的标准和工艺升级,这需要时间探索和协作,不断地迭代前进。在他看来,对Chiplet不能理解为可以避开制造工艺的挑战,核心的计算die仍然需要先进工艺支撑,本土制造能力还是要跟上。

“技术的发展需要立足于产业的现实,各个企业根据自身情况选择合适的发展Chiplet技术的路线,而不能只是依靠‘标准化组织’。找到适合自身的商业模式和技术路径,才能共同建立一个良性发展的Chiplet生态系统。”朱勇说。

未经正式授权严禁转载本文,侵权必究。

评论

暂无评论哦,快来评价一下吧!

下载界面新闻

微信公众号

微博

新思科技朱勇:半导体产业无所谓弯道超车,“小芯片”也需高制造工艺

朱勇认为,对Chiplet不能理解为可以避开制造工艺的挑战,核心的计算die仍然需要先进工艺支撑,本土制造能力还是要跟上。

图片来源:新思科技

记者 | 彭新

近期,处在风口中的Chiplet(小芯片)引发热议,搅动资本和技术领域:A股相关概念股表现强劲,获投资人追捧,而近期新发布的多款国产GPU(图形处理器)芯片,均公开提及使用Chiplet技术。

此外,也有英特尔、AMD、高通、Arm、三星、台积电等半导体产业上下游巨头组成UCIe(Universal Chiplet Interconnect Express)产业联盟,意欲推动Chiplet互联标准规范化、共建开放生态。

对此,EDA软件公司新思科技中国区副总经理朱勇称,从业者要尽快认识到芯片性能的提升不能只依靠芯片制造工艺本身的进步,应理解系统级摩尔(SysMoore)理念。他向界面新闻记者表示,新思科技也已加入UCIe,以推动后者成为小芯片封装互连开放生态系统。

Chiplet即小芯片或芯粒,是芯片制造领域近年备受瞩目的技术路线,通过把不同芯片的能力模块化,利用新的设计、互联、封装等技术,在一个封装的产品中使用来自不同技术、不同制程甚至不同工厂的芯片。业内普遍认为,Chiplet能够大幅提高大型芯片的良率,降低设计的复杂度和设计成本。

2017年,AMD发布第一代霄龙(EPYC)服务器处理器,采用了将4颗裸片封装在一起的Chiplet技术。苹果M1 Ultra亦通过定制封装架构实现了超强性能。8月9日,国内GPU初创企业壁仞科技在上海发布其首款通用GPU芯片BR100,该芯片采用Chiplet技术,通过缩小单个计算芯粒的面积来提升产能与良率。

这些案例向行业证明,Chiplet和异质整合的方式,能够比肩甚至超过SoC(系统级芯片)。朱勇介绍,Chiplet的基本概念十几年前就已出现,随着摩尔定律发展进一步放缓,工艺提升越来越困难,尤其是进入到几纳米的工艺制程后。因此,业界对Chiplet技术寄予厚望,认为小芯片封装集成能够以快速且经济高效的方式提供定制解决方案,有望解决因工艺提升困难而导致的芯片性能成本问题。

“‘小芯片’的‘小’是相对于把所有SoC的功能都集成到一颗超大的裸片(die)而言的。”朱勇指出,用最新工艺设计制造的“小芯片”和前几代工艺的芯片相比,其本身的设计、验证等环节的复杂度和挑战在不断提升。此外,当“小芯片”在硅片层面堆叠时,其带来的系统复杂度又提升了一个维度。

“Chiplet对性能和数据处理有越高的追求,意味着晶体管的密度会越高,芯片愈发复杂和庞大,要求远远超过了目前的工艺节点能够满足的PPA目标和成本。”朱勇强调,在这种场景下采用Chiplet和3DIC技术是上佳选择。

综合考虑成本、性能等多方面因素,朱勇认为,就EDA而言,业界需要提供更全面、更统筹、更融合开放的平台和工作流程,使团队能够相互合作,来应对更为复杂的设计收敛和异构模块的集成、测试和生产等。例如,相比传统电路,目前的电路更大、更复杂,并以更高的频率运行,使电路具有更多寄生效应,需要通过提供更快和更高容量仿真方案来解决。

随着市场对“集成”的要求增高,各种应用不断普及,Chiplet未来有很大的市场空间。市场研究机构Omdia预计,在制造过程中使用Chiplet的新器件全球市场规模将在2024年扩大到58亿美元,比2018年的6.45亿美元增长了9倍。到2035年,其市场规模将进一步达到570亿美元。

朱勇直言,Chiplet前景广阔,但仍面临诸多难题,包括设计和集成、生态系统复杂性、资质和可靠性、标准等。对于3D封装技术,以往不同环节厂家、不同部门工程师之间缺乏协同联动的平台,不同数据格式之间难以拉通;从设计规划、布局、布线到集成,牵涉到不同的工艺、信号、封装等诸多因素。在芯片设计上,需要以系统为出发点,将设计、制造、封测等人员在可协作的平台上有效串联,这是EDA厂商的巨大机遇和挑战。

而要让基于Chiplet的设计方法真正从可用变为好用,需要定义完整的设计流程以及研制配套的设计辅助工具。相关从业人员也要尽快认识到性能的提升不能只依靠芯片制造工艺本身的进步,而是要从整个系统设计的各个环节入手,甚至包括软件层面在芯片设计过程中就要提前考虑,充分利用成熟开发平台和方法学来提升芯片乃至整个系统的性能、可靠和成功率。

有行业人士认为,Chiplet的出现给芯片行业开辟了一片新的天地,后续很可能会出现一种新的商业模式,即通过集成标准芯粒来构建专用芯片的企业。对此,朱勇称,Chiplet对产业格局影响有多种可能,其未来走向的开放性也令人期待,除了提高良率、降低成本、缩短开发周期、扩展SKU等好处,芯片设计公司还能够更专注于其核心竞争力如计算die迭代,还可以通过集成其他厂商通信接口die等形成完整芯片产品。

国内企业正尝试用Chiplet技术追赶先进水平,以芯片3D堆叠、3D封装等方案,在制程相对可能不是最领先的情况下,做出最领先的芯片或系统。因此,处于风口当中的Chiplet技术,正被不少业内人士视为摩尔定律放缓之后,中国半导体企业弯道超车的机会。

但朱勇认为,集成电路是一个需要坚持长期主义的行业,没有所谓的“弯道超车”,技术积累并非短时间能够完成。Chiplet发展需要整个半导体产业链的协同分工,从芯片设计、EDA工具、晶圆制造到封装测试,需要统一的标准和工艺升级,这需要时间探索和协作,不断地迭代前进。在他看来,对Chiplet不能理解为可以避开制造工艺的挑战,核心的计算die仍然需要先进工艺支撑,本土制造能力还是要跟上。

“技术的发展需要立足于产业的现实,各个企业根据自身情况选择合适的发展Chiplet技术的路线,而不能只是依靠‘标准化组织’。找到适合自身的商业模式和技术路径,才能共同建立一个良性发展的Chiplet生态系统。”朱勇说。

未经正式授权严禁转载本文,侵权必究。